SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURE THEREOF

Patent Number:

JP7022587

Publication date:

1995-01-24

Inventor(s):

OKAMOTO YOSHIHIKO

Applicant(s):

HITACHI LTD

Requested Patent:

☐ JP7022587

Application Number: JP19930163034 19930701

Priority Number(s):

IPC Classification:

H01L27/04; H01L21/822; H01L21/66; H01L21/82

EC Classification:

Equivalents:

Abstract

PURPOSE:To test a highly-integrated and large-area semiconductor integrated circuit easily and then to increase an vield.

CONSTITUTION: This is a semiconductor integrated circuit device which has a plurality of semiconductor functional blocks 3, each of which is a combination of functional elements such as a logic gate and memory cell. Around the semiconductor functional blocks 3, input/output interconnections for inspection 4 are located for judging whether the function or the performance is appropriate. Furthermore, interconnection groups for connecting blocks 7, 10 are stretched over more than one semiconductor functional block 3.

Data supplied from the esp@cenettest database - 12

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-22587

(43)公開日 平成7年(1995)1月24日


(51) Int.Cl. ⁶ H 0 1 L		識別記号	庁内	庁内整理番号 7630-4M 8832-4M							技術表示箇所
	21/822 21/66	1				011	27 / 04		т		
				-4M			27/04 21/82 町の数4		全	T	
(21) 出願番号		特願平5-163034		(71)出顧人 000005108 株式会社日立製作所							
(22)出顧日		平成5年(1993)7月1日			東京都千代田区神田駿河台四丁目 6 番地 (72)発明者 岡本 好彦 東京都青梅市今井2326番地 株式会社日5 製作所デバイス開発センタ内						
					(74)	代理人	弁理士	简并	大和	TI .	

(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】

【目的】 高集積、大面積の半導体集積回路のテストを 容易にし、製造歩留りの向上が図れるようにする。

【構成】 論理ゲート、メモリセルなどの機能素子を組 合せた複数の半導体機能ブロック3を備えて構成される 半導体集積回路装置であって、半導体機能ブロック3に 機能または性能の良否判定するために前記半導体機能ブ ロックの周辺に設けられる検査用の入・出力配線4の 他、半導体機能ブロック3の複数間を横切るようにして 半導体機能ブロック3上にブロック間接続用の配線群 7,10を設ける。



【特許請求の範囲】

V

【請求項1】 論理ゲート、メモリセルなどの機能素子 を組合せた複数の半導体機能ブロックを備えて構成され る半導体装置であって、前記半導体機能ブロック毎に機 能または性能の良否判定を目的として前記半導体機能ブ ロックの周辺に設けられる検査用の配線と、前記半導体 機能ブロックの複数間を横切るようにして前記半導体機 能ブロック上に布線されるブロック間接続用の配線群と を具備することを特徴とする半導体集積回路装置。

【請求項2】 前記ブロック間接続用の配線群を多層構 10 造にし、かつ、上下間の配線群を平面から見た位置が重 ならないように設けることを特徴とする請求項1記載の 半導体集積回路装置。

【請求項3】 論理ゲート、メモリセルなどの機能素子 を組合せた複数の半導体機能ブロックを備えて構成され る半導体集積回路装置の製造方法であって、機能素子を 組合せて半導体機能ブロックを形成し、これに対して前 記半導体機能ブロックの機能または性能の良否判定用の 入・出力配線を前記半導体機能ブロック単位で独立に形 成し、検査により良品と判定された半導体機能ブロック の組み合せに対し、前記良否判定用の入・出力配線数よ り多い数で少なくとも1層の結線用の導電膜配線を敷設 して接続を行うことを特徴とする半導体集積回路装置の 製造方法。

【請求項4】 前記結線用の導電膜配線の形成は、電子 ビーム描画装置により電子ビームレジストを露光し、バ ターンを形成することにより行うことを特徴とする請求 項3記載の半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路装置の 製造技術、特に、特定用途向け半導体集積回路装置の製 造に用いて効果のある技術に関するものである。

[0002]

【従来の技術】例えば、特定用途向けのIC(ASI C: Application-Specific integratedcircuit)/LS Iでは、所望の機能を備えた半導体集積回路の製造を短 期間に行うことが要求され、この要求に対し、一般には マスタスライス方式(予め複数の半導体素子を標準化し ておき、それらを規則的に配置した半導体ウェハを用意 40 しておき、その後、ユーザの所望する機能に合わせて半 導体素子間の結線を行なう方法)を用いて対応してい

【0003】ところで、本発明者はマスタスライス方式 における歩留りの問題について検討した。

【0004】以下は本発明者によって検討された技術で あり、その概要は次の通りである。

【0005】すなわち、マスタスライス方式における半 導体チップの良否の判定は、通常、半導体ウェハ状態で

毎にその周辺に設けられた入・出力端子の各々に検査装 置に接続されたブローブを当てて行なわれる。この検査 の結果、チップを構成する一部分に異常が見つかっただ けでも、その半導体チップは不良チップとして廃棄処分

にされる。そして、良品チップのみがパッケージに装着

[0006]

(2)

【発明が解決しようとする課題】ところが、前記の如く 半導体集積回路装置の良否の判定を検査装置から信号並 びに電源を供給し、半導体チップ毎に設けた入・出力端 子にブローブを当てて行なう半導体集積回路装置の製造 技術は、半導体チップを構成する一部分にでも異常があ れば、半導体チップ全体を不良品と判定して捨てねばな らないという問題のあることが本発明者によって見出さ れた。すなわち、半導体集積回路の集積度を高くして大 面積チップにするほど、半導体チップの検査が困難にな り、その製造歩留りを低下させることになる。

【0007】また、半導体チップの入・出力端子の構成 は、半導体チップの機能や性能を決定する重要な要因と なる。とれは、半導体チップ内の構成機能素子について も同様な課題がある。

【0008】半導体素子を組合せた半導体機能ブロック 間の入・出力端子の構成は、半導体機能ブロック単位で それぞれ独立してその機能または性能の良否判定ができ るように分離して配線すること、半導体機能ブロックを 組合せた半導体チップ全体の機能、性能を向上させると とを両立させることが課題となる。

【0009】そとで、本発明の目的は、高集積、大面積 の半導体集積回路のテストを容易にして、その製造歩留 りを向上させることのできる技術を提供することにあ 30

【0010】本発明の上記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0011]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 以下の通りである。

【0012】すなわち、論理ゲート、メモリセルなどの 機能素子を組合せた複数の半導体機能ブロックを備えて 構成される半導体集積回路装置であって、前記半導体機 能ブロック毎に機能または性能の良否判定を目的として 前記半導体機能ブロックの周辺に設けられる検査用の配 線と、前記半導体機能ブロックの複数間を横切るように して前記半導体機能ブロック上に布線されるブロック間 接続用の配線群とを設けるようにしている。

[0013]

【作用】上記した手段によれば、論理ゲート、メモリセ ルなどの機能素子を組合せて複数の半導体機能ブロック 行われ、信号並びに電源を供給したまま、半導体チップ 50 を形成し、これらを集積して構成した半導体集積回路装

置であって、前記半導体機能ブロックを形成した段階 で、各半導体機能ブロックの機能、性能のテストを行う ための入・出力用配線を半導体機能ブロック単位に分 離、独立させて設け、さらに、この上層に半導体機能ブ ロック間を接続するための配線群を設け、半導体機能ブ ロックの入・出力端子に制約されることなく、半導体機 能ブロックの構成素子に直接配線が行えるようになる。 【0014】これにより、半導体機能ブロック毎の単独 の機能と性能のテストが可能となり、製品歩留りの向上 が可能になる。例えば、ASIC用LSIにおいては、 チップを構成する論理素子を100%使用することはな い。したがって、チップを構成する一部分に異常があっ た場合でも、該当個所の素子を使わないようにすれば、 半導体チップの使用率が高められる。これは、半導体集 積回路の集積度が高く、大面積のチップになればなるほ ど、効果が大きくなり、製造歩留りの低下を防止するこ とが可能になる。

[0015]

【実施例】以下、本発明の実施例について図面を参照し ながら説明する。

【0016】図1は本発明による半導体集積回路装置の 一実施例を示す正面断面図である。また、図2はウェハ 状態の半導体チップを示す平面図、さらに、図3はテス ト用の端子を備えた半導体機能ブロックの周辺構成を示 す平面図である。

【0017】なお、以下の実施例の説明は、VLSI (Very Large Scale Integration)を対象にしており、 その半導体チップはメインフレームコンピュータ(超高 速コンピュータ)のCPU部その他の論理演算及びメモ リ素子として用いられることを想定している。半導体チ ップのサイズは、例えば、10~20mm角の正方形ある いは長方形の板状であり、その片面にはECL(Emitte r-Coupled Logic)回路あるいはその他必要に応じてCM OS (Complementary MOS) 回路が形成されている。 【0018】図1に示すように、半導体ウェハ基板1上 には半導体チップ2(図1では1個のみの図示である が、実際には図2に示すように半導体ウェハ上には多数 個が設けられている)が形成されている。さらに、夫々 の半導体チップ2上には複数の半導体素子が形成され、 これらを組合せて論理ゲート、メモリなどの半導体機能 40 ブロック3 (図2に図示)が形成されている。なお、図 1においては、見やすいように半導体素子についての図 示は省略してある。

【0019】図1に説明を戻すと、半導体機能ブロック 3の各々の周囲には、複数の入・出力配線4が設けられ ている。また、半導体機能ブロック3の各々はアイソレ ーション5によって電気的に隔離されている。 さらに半 導体機能ブロック3の主面上には、絶縁膜6で絶縁され ながら配線群7(後記するように複数の配線からなる) が引出配線8を介して複数本が布線され、また、絶縁膜 50 との上面に第2の配線層としての配線群14(図1では

9で絶縁されながら配線群10が引出配線11を介して 複数本が布線されている。

【0020】との配線群7,10は、半導体機能ブロッ ク3の各々に信号を入出力するための配線及び電源を供 給するための配線になる。これらは半導体機能ブロック 3毎に独立した形で設けられる。そして、とのような配 線を構成する配線層は、半導体チップ2上に展開する x 方向の配線群及びy方向の配線群からなる多層構造にな っている。この配線群の一方が半導体機能ブロック3内 10 の配線を構成しても良い。

【0021】ととで、配線群7及び絶縁膜9の形成方法 の一例を説明すれば、以下の如くである。まず、絶縁膜 上に施したレジスト膜をエレクトロンビームを用いて開 孔処理し、これに対して現像を施し、さらにエッチング を行う。との後、表面に配線となるアルミ等の導電膜を 設け、ついで、導電膜の表面にレジストを施した後、除 去対象部分にエレクトロンビームを用いて感光させ、と れに対して現像処理、エッチング処理を順次設けること により、図1に示した形の配線群7及び配線群10が完 20 成する。

【0022】さらに、配線群10及び絶縁膜9の上面に は、絶縁膜12が堆積される。通常、この段階までが1 枚のウェハの姿のまま加工され、その後、半導体ウェハ 基板1をチップサイズ毎にダイシング加工し、1つ1つ の半導体チップ2に分離する。半導体チップ2を基板 (不図示) に装着した後、ワイヤボンディングなどによ り、半導体チップ2と基板のパッドとを結線する。さら に半導体チップにモールドを施すことにより半導体集積 回路装置が完成する。

【0023】図3は半導体機能ブロック3の機能や性能 を検査するためのテスト端子の配列を示している。テス ト端子13の接続先は、例えば、多結晶シリコンエミッ タ電極であり、半導体機能ブロック3の周辺を取り巻く ように並べて配設され、その各々は図1のA1配線群7 またはA1配線群10に接続されている。

【0024】以上のように、第1の配線群及び配線群1 4を用いて、半導体チップ2の主面上に二次元的に配置 された複数の半導体素子からなる半導体機能ブロックは 独立してその機能、性能の検査が可能となる。そして、

後記する配線群を用い、必要に応じて良品の半導体機能 ブロックのみを結線することで、製造歩留りを向上させ ることができる。また、半導体機能ブロック間におい て、半導体機能ブロックを構成する半導体素子の直接接 続も可能となる。

【0025】図4は半導体機能ブロック間の配線の形成 例を示す平面図である。なお、図4においては、各絶縁 膜の図示を省略している。

【0026】図4においては、配線層が4層構造になっ ている。不図示のA1 (アルミ) 配線群を第1層とし、

る。

図示を省略していたが、A1配線14a~14fからなる)が設けられる。第1層の配線群は、第2層の配線群14と同様に、大部分が信号配線として用いられ、図1、図2に示した半導体機能ブロックを形成するために用いられている。

【0027】配線群14の上部には、第3の配線層としての配線群7(A1配線7A~7D及びA1配線7a~7dからなる)が設けられている。さらに、配線群7の上面には第4の配線層としての配線群10(A1配線10A~10F及びA1配線10a~10fからなる)が 10設けられている。ここでは、配線群14と配線群10とが平行するように設けられ、配線群10は配線群7に対して直交するように設けられている。

【0028】なお、配線群7、10、14の各々は、説明の便宜上、半導体機能ブロック3上の一部分にのみ設けた状態を示しているが、実際には、半導体チップ2の表面のほぼ全域に形成されている。また、配線群14の A1 配線14 $a\sim$ 14f は、それぞれ、 $1\sim$ 5 μ m程度の厚みに形成される。

【0029】とれらの配線群は、CAD(コンピュータ 支援設計)を用いて素子の電極部に接続される。この接 続の後、再び検査装置によって半導体チップ2の性能・ 動作試験が行われ、この後、半導体ウェハから各半導体 チップ2の切り出しが行われる。

【0030】なお、半導体機能ブロック間の配線群の配線本数を半導体機能ブロックの良否判定のための入・出力信号用配線の本数よりも多い数を設けることにより、任意の位置に或いは最短距離で接続できる機会が多くなり、半導体機能ブロック3の機能または性能を向上させることが可能となる。

【0031】次に、バイボーラLSIを例に、本発明の 半導体集積装置の一実施例の詳細な構成を説明する。

【0032】図5は本実施例を詳述するために用いたバイボーラLSIの要部を示す正面断面図である。

【0033】図5に示すように、半導体基板100(p型シリコン)の表面には埋込層101(n型)が設けられ、これにより半導体チップが形成されている。この半導体チップ上には、エピタキシャル層102(n型シリコン)が設けられている。さらに、エピタキシャル層102の一部にはフィールド絶縁膜103(例えばSiO40膜)が設けられている。これらによって半導体素子間および半導体素子内の各特性部に対する分離が行なわれている。

【0034】フィールド絶縁膜103の下部には、半導体基板100に埋設するようにしてチャネルストッパ領域104 (p型)が設けられている。そして、フィールド絶縁膜103で囲まれた部分のエピタキシャル層102内には、真性ベース領域105 (p型)及びグラフトベース領域106 (p型)が設けられている。

【0035】さらに、真性ベース領域105内には、エ 50 配線群7)としての配線124a,124b,124c

ミッタ領域 107(n型) が設けられている。とのエミッタ領域 107、真性ベース領域 105、真性ベース領

域105の下方におけるエピタキシャル層102の各々と、及び埋込層101からなるコレクタ領域とによって、npn型のバイポーラトランジスタが構成されてい

【0036】また、フィールド絶縁膜103に隣接させて埋込層101上には、これと接続させてコレクタ取り出し領域108(n型)が形成されている。さらに、フィールド絶縁膜103に連設させて絶縁膜109が設けられている。この絶縁膜109には、例えばSiO膜が用いられる。この絶縁膜109にはグラフトベース領域106、エミッタ領域107及びコレクタ取り出し領域108の各々に対応して、開口109a,109b,109cの各々が設けられている。

【0037】 これら開口109a~109cを通し、グラフトベース領域106には多結晶シリコン膜からなるベース引出電極110が接続され、さらに、エミッタ領域107上には多結晶シリコンエミッタ電極111が設けられている。また、エピタキシャル層102及びフィールド絶縁膜103上には、SiO膜等による絶縁膜112、113が設けられている。

【0038】絶縁膜113に設けられた開口114を通じてベース引出し電極110には、前記した第1層としての配線115が接続されている。さらに、開口116を通して多結晶シリコンエミッタ電極111には配線117が接続されている。また、絶縁膜118及び上記開口109cを通してコレクタ取り出し領域108には、配線119が接続されている。

0 【0039】さらに、配線119上には、SiN膜とSOG(スピンオングラス)膜と、SiO、膜とからなる層間絶縁膜120が設けられている。ことに形成される各膜は、ブラズマCVD(化学的気相成長)法によって形成することができる。層間絶縁膜120の上層には、AI膜による第2層目の配線121(図4の配線群14に相当)が設けられている。

【0040】以上の配線121を設けるまでの構成が在 来の半導体集積回路装置の構成そのものであり、この上 面へ本発明による配線層(以下に詳述する)が施され る。

【0041】配線121は、層間絶縁膜120に開孔されたスルーホール122を通して配線119に接続されている。このスルーホール122は、階段状の段差面を有し、この形状によってスルーホール122における配線121のステップカバレージの向上を図ることができる

【0042】また、配線121上には、層間絶縁膜120と同様の層間絶縁膜123が設けられ、この層間絶縁膜123の表面には前記した第3層目の配線(すなわち配理形な)よりでの配線1245。1245。1245

の各々が配設されている。ととで、配線124aは、層 間絶縁膜123に開設されたスルーホール125を通し て配線121に接続されている。

【0043】配線124a, 124b, 124c及びC れらの相互間から露出する層間絶縁膜123の各表面に は、層間絶縁膜123と同素材の層間絶縁膜126が設 けられ、この層間絶縁膜126の表面に第4層目として の配線127a, 127b, 127cが設けられてい る。 これら配線 127 a~127 cは、 前記した下層の 各配線に比較して層の厚みが大きくなるように形成され 10

【0044】本実施例では、具体的には、層厚を2 μm にしてあり、配線127a, 127b, 127cの各々 の溝幅は2μmである。したがって、この溝のアスペク ト比(溝の深さ/溝の幅)は1となり比較的大きな値で 構成されている。

【0045】さらに、配線127a, 127b, 127 c及びこれらの相互間から露出する層間絶縁膜126の 各表面には、Si〇、膜等による絶縁膜128が表面平 坦化を目的として設けられている。この絶縁膜128の 20 形成手段としては、例えば、SiO、膜のバイアススパ ッタ、プラズマCVDとスパッタエッチングとの組合せ による方法等を用いることができる。あるいは、常圧C VDとスパッタエッチングの組合せにより形成されたP SG (Phospho-Silicate Glass) 膜、BSG (Boro-Sil icate Glass)膜、BPS (Boro-Phospho-Silicate Glas s)膜等のシリケートガラス膜を用いることも可能であ

【0046】この絶縁膜128によって配線127a~ 127c間の溝は埋められ、絶縁膜128の表面はほぼ 30 平坦な状態になる。この絶縁膜128の上面には、ブラ ズマCVD法により形成されたSiN膜129が設けら れ、さらにSiN膜129上にはSiO、膜130が設 けられている。ととで、SiO、膜130は、プラズマ CVD法により形成されており、SiN膜129及びS iO, 膜130によってチップ保護用の保護膜131が 構成されている。

【0047】前記したように上記絶縁膜128の表面は 平坦化されているため、SiN膜129の膜厚および膜 質も比較的均一化されており、水分等の侵入し難い耐湿 40 性の高い半導体チップ構造になっている。そのため、し SIのパッケージとして、非気密性封止型のパッケージ を用いることができる。

【0048】そして、図5に示したような構成のバイボ ーラLSIは、例えばピングリッドアレイ(PGA)型 パッケージに封止される。

【0049】ところで、上記の半導体機能ブロック3間 の積層配線には、電子線直接描画を用いることができ る。これによって、図1の半導体チップがウェハサイズ になる。半導体チップが、例えば50mm角を超える大き 50 14a~14f 配線

さになっても、サブミクロン寸法の配線パターン形成の ためのレジスト露光を行うことが可能になる。

【0050】以上、本発明者によってなされた発明を実 施例に基づき具体的に説明したが、本発明は前記実施例 に限定されるものではなく、その要旨を逸脱しない範囲 で種々変更可能であることはいうまでもない。

[0051]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0052】すなわち、論理ゲート、メモリセルなどの 機能素子を組合せた複数の半導体機能ブロックを備えて 構成される半導体集積回路装置であって、前記半導体機 能ブロック毎に機能または性能の良否判定を目的として 前記半導体機能ブロックの周辺に設けられる検査用の配 線と、前記半導体機能ブロックの複数間を横切るように して前記半導体機能ブロック上に布線されるブロック間 接続用の配線群とを設けるようにしたので、半導体機能 ブロック毎に機能及び性能のテストを単独に行えるよう になる。半導体チップの機能と性能のテストが容易にな

【図面の簡単な説明】

【図1】本発明による半導体集積回路装置の一実施例を 示す正面断面図である。

【図2】ウェハ状態の本発明にかかる半導体チップを示 す平面図である。

【図3】本発明における半導体機能ブロックの周辺構成 を示す平面図である。

【図4】本発明における半導体機能ブロック間の配線の 形成例を示す平面図である。

【図5】本発明の実施例を詳述するためのバイポーラし SIの要部を示す正面断面図である。

【符号の説明】

- 1 半導体ウェハ基板
- 2 半導体チップ
- 3 半導体機能ブロック
- 入・出力配線
- 5 アイソレーション
- 6 絶縁膜
- 7 配線群

7A~7D, 7a~7d A1配線

- 8 引出配線
- 9 絶縁膜
- 10 配線群

10A~10F, 10a~10f A1配線

- 11 引出配線
- 12 絶縁膜
- 13 テスト端子
- 14 配線群

10

(6)

100半導体基板101埋込層102エピタキシャル層103フィールド絶縁膜104チャネルストッパ領域105真性ベース領域

106 グラフトベース領域107 エミッタ領域

108 コレクタ取り出し領域

109 絶縁膜

109a, 109b, 109c 開口

110 ベース引出電極

111 多結晶シリコンエミッタ電極

112,113 絶縁膜

*114,116 開口

115, 117 配線

118 絶縁膜

119, 121 配線

120, 123 層間絶縁膜

122, 125 スルーホール

124a, 124b, 124c 配線

126 層間絶縁膜

127a, 127b, 127c 配線

10 128 絶縁膜

129 SiN膜

130 SiOz 膜


131 保護膜

*

【図1】

(53 T)

因:





【図2】

图 2

【図3】


图 3






13:テスト端子





【図5】



フロントページの続き

(51)Int.Cl.⁶ H01L 21/82

識別記号 庁内整理番号 FI

技術表示箇所